photo

Plinio BAU - Soutenance en cours de traitement


Adresse Professionnelle
rue Charles Camichel - BP 7122 31071
TOULOUSE CEDEX 7 FRANCE
bau@laplace.univ-tlse.fr
Identifiant ORCID 0000-0002-9969-7412
Compte LinkedIn https://www.linkedin.com/in/plinio-carlos-bau-filho-85773431/

Doctorat Génie Electrique


Thèse soutenue le 3 décembre 2020 - Institut National Polytechnique de Toulouse

Ecole doctorale : GEETS - Génie Electrique Electronique,Télécommunications et Santé : du système au nanosystème

Sujet : Commande rapprochée ultra-rapide intégrée en technologie CMOS pour les transistors de puissance à semiconducteurs grand-gap

Mots-clés de la thèse : commande rapproché,vitesse de commutation,composants grand gaps,dv/dt,Système bouclé,CEM (compatibilité électromagnétique)

Direction de thèse : Nicolas ROUGER

Co-direction de thèse : Marc COUSINEAU

Co-direction de thèse : Bernardo COUGO-FRANCA

Unité de recherche : LAPLACE - Laboratoire PLAsma et Conversion d'Énergie UMR 5213 - Toulouse
Intitulé de l'équipe : CS - Groupe Convertisseurs statiques

Master - Aéronautique et Espace

obtenu en septembre 2017 - Toulouse INP
Option : ESECA Embedded Systems for electronic and communication application

Production scientifique

- Plinio Bau, Marc Cousineau, Bernardo Cougo, Frédéric Richardeau and Nicolas Rouger 2020. CMOS Active Gate Driver for Closed-Loop dv/dt Control of GaN Transistors   IEEE Transactions on Power Electronics, Volume: 35, Issue: 12 , Dec. Pages: 13322 - 13332 , https://ieeexplore.ieee.org/abstract/document/9095352
- Plinio BAU, Marc COUSINEAU, Bernardo COUGO, Frédéric RICHARDEAU, Nicolas ROUGER 2020. Contrôle ultra-rapide et intégré de dv/dt en boucle fermée lors de l’amorçage de transistors à semiconducteurs grand-gap   SGE 2020 (Symposium de Génie Electrique ), 8 pages,
- Plinio Bau, Marc Cousineau, Bernardo Cougo, Frédéric Richardeau, Nicolas Rouger 2020. Modeling and Design of High Bandwidth Feedback Loop for dv/dt Control in CMOS AGD for GaN   ISPSD2020 (International Symposium on Power Semiconductor Devices), 4 pages, article de conférence présenté a l'oral (meilleures 20%),
- Plinio Bau, Marc Cousineau, Bernardo Cougo, Frederic Richardeau, Sebastien Vinnac, Didier Flumian, Nicolas Rouger 2019. Sub-Nanosecond Delay CMOS Active Gate Driver for Closed-Loop dv/dt Control of GaN Transistors   ISPSD2019 (International Symposium on Power Semiconductor Devices), 4 pages, https://ieeexplore.ieee.org/abstract/document/8757693
- Plinio Bau, Marc Cousineau, Bernardo Cougo, Frédéric Richardeau, Davy Colin, Nicolas Rouger 2018. A CMOS gate driver with ultra-fast dV/dt embedded control dedicated to optimum EMI and turn-on losses management for GaN power transistors   école thematique grand gap, 1 page A2,
- Plinio Bau, Marc Cousineau, Bernardo Cougo, Frédéric Richardeau, Davy Colin, Nicolas Rouger 2018. A CMOS gate driver with ultra-fast dV/dt embedded control dedicated to optimum EMI and turn-on losses management for GaN power transistors   PRIME 2018 14th Conference on PhD Research in Microelectronics and Electronics , 4 pages, 105 - 108, http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8430331&isnumber=8430100

Langues Vivantes : Anglais C2 - Courant - Français C2 - Courant - Portugais Maternel
Dernière mise à jour le 5 octobre 2020