Soutenance de thèse de Thi Thuy Linh PHAM

Contribution à l’étude de nouveaux convertisseurs sécurisés à tolérance de panne pour systèmes critiques à haute performance. Application à un PFC double-boost 5 Niveaux


Titre anglais : Study of new converters safety with fault tolerance capability for critical system with high performance. Application for a PFC Double-Boost 5 level.
Ecole Doctorale : GEETS - Génie Electrique Electronique,Télécommunications et Santé : du système au nanosystème
Spécialité : Génie Electrique
Etablissement : Institut National Polytechnique de Toulouse
Unité de recherche : UMR 5213 - LAPLACE - Laboratoire PLAsma et Conversion d'Énergie


Cette soutenance a eu lieu mercredi 09 novembre 2011 à 10h00
Adresse de la soutenance : Salle des thèses (C002)- Bât C - ENSEEIHT 2 rue Charles Camichel BP 7122/ 31071 31000 Toulouse Cedex 7 France - salle C002

devant le jury composé de :
PHILIPPE LEMOIGNE   PROFESSEUR   ECOLE CENTRALE DE LILLE   Rapporteur
FRANCOIS COSTA   PROFESSEUR   ENS CACHAN LAB SATIE   Rapporteur
Jean-Paul  FERRIEUX   Professeur   G2elab   Examinateur
Frédéric RICHARDEAU   Directeur de Recherche   LAPLACE   Directeur de thèse
Guillaume GATEAU   Professeur   ENSEEIHT   Examinateur
Marcelo ITURRIZ   Ingénieur   Airbus  


Résumé de la thèse en français :  

Les conditionneurs alternatifs – continu à absorption sinusoïdale (PFC) pour les applications critiques se distinguent par un haut niveau de performances tel que les THD réduits, un haut rendement et une bonne fiabilité. Leur importance est d'autant plus nécessaire qu'une continuité de service des alimentations est requise même en présence d'une défaillance interne de composant. Deux types de structures associées à leur commande sont réalisés à cet effet, les structures à redondance parallèle et les structure à redondance en série. Elles consistent respectivement en l'ajout d'un bras d'interrupteur dans le cas de la redondance parallèle, qui est une option plus compliquée et en une suppression d'une cellule de commutation dans le deuxième cas.

L'étude présentée ici, consiste en premier lieu en une exploration et une évaluation de nouvelles familles de topologies multi-niveaux, caractérisée par un partitionnement cellulaire en série. Ces nouvelles topologies, ainsi que leurs variantes, comportent au moins une redondance structurelle avec des cellules mono-transistor à défaut de commande non critique et symétriques à point-milieu. Elles sont donc génériques pour la mise en parallèle et l'extension en triphasé. Cependant, elles sont pour la plupart peu compétitives à cause des composants qui sont souvent surdimensionnés et donc plus onéreuses, en comparaison avec la structure PFC Double-Boost 5 Niveaux à composants standards 600 V (brevetée par l'INPT – LAPLACE –CNRS en 2008) que nous étudions. Cette dernière constitue le meilleur compromis entre un bon rendement et une maîtrise des contraintes en mode dégradé.

Sur le plan théorique nous montrons que le seul calcul de fiabilité basé uniquement sur un critère de premier défaut est inadapté pour décrire ce type de topologie. La prise en compte de la tolérance de panne est nécessaire et permet d'évaluer la fiabilité globale sur une panne effective (i.e. au second défaut). L'adaptation de modèles théoriques de fiabilité à taux de défaillance constant mais prenant en compte, au niveau de leurs paramètres, le report de contrainte en tension et l'augmentation de température qui résulte d'un premier défaut, permet de chiffrer en valeur relative, le gain obtenu sur un temps court. Ce résultat est compatible avec les systèmes embarqués et la maintenance conditionnelle.

Un prototype monophasé de PFC double-boost 5 niveaux à commande entièrement numérique et à MLI optimisée reconfigurable en temps réelle a été réalisé afin de valider l'étude. Il permet une adaptation automatique de la topologie de 5 à 4 puis 3 niveaux par exemple. Ce prototype a également servi de test d'endurance aux transistors CoolMos et diodes SiC volontairement détruits dans des conditions d'énergie maîtrisée et reproductibles. D'autres campagnes d'endurance en modes dégradés ont été réalisées en laboratoire sur plusieurs centaines d'heures en utilisant ce même prototype.

Nous nous sommes axés sur la détection de défauts internes et le diagnostic (localisation) rapide, d'une part par la surveillance directe et le seuillage des tensions internes (tensions flottantes) et d'autre part, par la détection d'harmoniques (amplitude et phase) en temps réel. Ces deux techniques ont été intégrées numériquement et évaluées sur le prototype, en particulier la seconde qui ne requiert qu'un seul capteur.

Enfin, nous proposons une nouvelle variante PFC expérimentée en fin de mémoire, utilisant deux fois moins de transistors et de drivers pour les mêmes performances fréquentielles au prix d'un rendement et d'une répartition des pertes légèrement moins favorable que la structure brevetée.

 
Résumé de la thèse en anglais:  

Abtract

Mots clés en français :Power Facteur Correction,Convertisseur Multiniveaux,Tolérance de panne,Système Embarqué,Diagnostic,Fiabilité
Mots clés en anglais :   PFC,Converter Multilevel,Fault Tolerant,Embedded System,Diagnosis,Reliability