Ces travaux s’inscrivent dans un objectif de décarbonation de l’aviation d’ici 2050 par son électrification progressive. Les futurs systèmes électroniques de bord doivent répondre à de nombreuses contraintes : compacité, masse embarquée et fiabilité, et ce dans des conditions extrêmes de fonctionnement. Afin de satisfaire ces contraintes de conception, le MOSFET (Metal Oxide Semiconductor Field Effect Transistor) au carbure de silicium (SiC) apparaît comme un composant semi-conducteur de puissance de choix pour les futurs systèmes de conversion de l’énergie électrique. Il présente des performances énergétiques supérieures à son prédécesseur en silicium, mais cette technologie encore nouvelle en aéronautique doit gagner en maturité et fiabilité pour être adoptée.
Le sujet de thèse est divisible en plusieurs volets. Le premier porte sur la détection et la protection de transistors de puissance MOSFETs SiC en régimes de courts-circuits (CC), et plus globalement en régimes de défaut. Le deuxième concerne sur de la surveillance de l’état de santé, et le dernier explore une compensation des dérives du MOSFET SiC liées à son vieillissement.
La détection de CC sur MOSFET SiC repose généralement sur la surveillance de la tension ou du courant de drain. Ici, une approche basée sur la tension de grille (Vgs) est proposée, facilitant l’intégration (niveau de tension, empreinte PCB, immunité aux perturbations). Une commande innovante à voies parallèles optimise les durées de protection : une faible résistance de grille (10Ω) est utilisée en commutation, tandis qu’une forte résistance (1kΩ) en conduction rend la grille sensible aux CC. Un seuillage de Vgs permet alors leur détection. Les tests ont révélé deux protections supplémentaires, contre des surintensités modérées et des dégradations de l’oxyde de grille. Validée expérimentalement sur MOSFETs SiC discrets et sur modules multi-puces 600V/150A, cette méthode assure une protection contre CC en 250 ns.
Le deuxième volet concerne la surveillance de l’état de santé du MOSFET SiC en réutilisant l’architecture de commande rapprochée à voies parallèles. Deux méthodes ont été développées, exploitant une voie de commande à forte résistance de grille pour réaliser un amorçage ponctuel très ralenti du transistor au sein d'une trame de commande. Cela permet d’obtenir une forme d’onde de Vgs peu bruitée, utilisée pour extraire des indicateurs de vieillissement.
• Méthode numérique : numérisation entrelacée à haute résolution d’une portion de Vgs afin d’en extraire trois indicateurs (tension et durée du plateau Miller, tension de seuil).
• Méthode analogique : mise en évidence d’un creux de tension sur Vgs, un phénomène électrique inédit au niveau de l'état de l'art et découvert durant la thèse, apparaissant sous amorçage ralenti sur la courbe d’amorçage de Vgs. Ce creux, sous faible tension de commande, se rapproche de la tension de seuil (Vth), un paramètre clé habituellement très difficile à mesurer avec précision en fonctionnement. Son extraction est réalisée par un circuit de mémorisation de creux analogique dédié.
Ces deux méthodes ont été validées en fiabilité (précision et répétabilité) à 0,3% près et fonctionnalité sur banc de puissance en régime nominal sur des MOSFETs SiC discrets.
Le troisième volet s’inscrit dans la continuité du précédent et explore une compensation active des dérives du MOSFET SiC liées à son vieillissement. De nouvelles architectures de commande à topologie série multi-niveaux ont été développées afin d’introduire un nouveau niveau de tension de commande fortement négatif. Ce niveau permet de dépiéger efficacement les charges accumulées progressivement dans la couche d’oxyde de grille, et de ramener le MOSFET à un état de santé acceptable.
L’ensemble de ces travaux contribue à l’amélioration de la fiabilité et de la durée de vie des MOSFETs SiC, favorisant leur intégration dans les futures applications aéronautiques. |
This work aligns with the goal of decarbonizing aviation by 2050 through progressive electrification. Future onboard electronic systems must meet multiple constraints—compactness, weight, and reliability—while operating under extreme conditions. To address these design challenges, the silicon carbide (SiC) metal-oxide-semiconductor field-effect transistor (MOSFET) emerges as a key power semiconductor component for future energy conversion systems. It offers superior energy efficiency compared to its silicon predecessor, but as a relatively new technology in the demanding aerospace sector, it must gain maturity and reliability before adoption.
The PhD research is divided into several parts. The first focuses on detecting and protecting SiC MOSFET power transistors under short-circuit (SC) and, more broadly, fault conditions. The second deals with health monitoring, while the last explores compensation for SiC MOSFET aging-related drifts.
Short-circuit detection in SiC MOSFETs typically relies on monitoring drain voltage or current. Here, a gate voltage (Vgs)-based approach is proposed, facilitating integration (voltage levels, PCB footprint, and immunity to disturbances). An innovative parallel-path gate drive optimizes protection times: a low gate resistance (10Ω) is used during switching, while a high resistance (1kΩ) in conduction makes the gate more sensitive to SC faults. A Vgs thresholding mechanism enables their detection. Tests revealed two additional protection functions against moderate overcurrents and gate oxide degradation. Experimentally validated on discrete SiC MOSFETs and multi-chip 600V/150A modules, this method ensures SC protection within 250 ns.
The second part focuses on SiC MOSFET health monitoring, leveraging the parallel-path gate drive architecture. Two methods were developed, utilizing the high-resistance gate drive path to enable a very slow, momentary turn-on of the transistor within a control frame. This provides a low-noise Vgs waveform, used to extract aging indicators:
• Digital method: High-resolution interleaved sampling of a Vgs segment to extract three indicators (Miller plateau voltage and duration, threshold voltage).
• Analog method: Identification of a voltage dip in Vgs, a previously undocumented electrical phenomenon discovered during this research. This dip, occurring under slow turn-on conditions, approaches the threshold voltage (Vth), a critical parameter typically difficult to measure accurately in operation. Extraction is performed using a dedicated analog dip-hold circuit.
Both methods were validated for reliability (precision and repeatability) within 0.3% accuracy and successfully tested under nominal power conditions on discrete SiC MOSFETs.
The third part builds on the previous work, exploring active compensation for SiC MOSFET aging-related drifts. New multi-level series gate drive architectures were developed to introduce a highly negative control voltage level. This level effectively detraps charges progressively accumulated in the gate oxide layer, restoring the MOSFET to an acceptable health state.
Overall, this research enhances the reliability and lifespan of SiC MOSFETs, supporting their integration into future aerospace applications.
|